AS4C128M32MD2A-18BINTR

Alliance Memory
913-4C12832MD2A18BIT
AS4C128M32MD2A-18BINTR

Fabricante:

Descripción:
DRAM LPDDR2, 4G,128M X 32, 1.2V, 134 BALL BGA, 533 MHZ, Industrial TEMP - Tape & Reel

Modelo ECAD:
Descargue Library Loader gratis para convertir este archivo para su herramienta ECAD. Conozca más sobre el modelo ECAD.

Disponibilidad

Existencias:
No en existencias
Plazo de entrega de fábrica:
20 Semanas Tiempo estimado de producción de fábrica.
Mínimo: 2000   Múltiples: 2000
Precio unitario:
$-.--
Precio ext.:
$-.--
Est. Tarifa:

Precio (USD)

Cantidad Precio unitario
Precio ext.
Envase tipo carrete completo (pedir en múltiplos de 2000)
$12.92 $25,840.00

Atributo del producto Valor de atributo Seleccionar atributo
Alliance Memory
Categoría de producto: DRAM
RoHS:  
SDRAM Mobile - LPDDR2
4 Gbit
32 bit
533 MHz
FBGA-134
128 M x 32
18 ns
1.14 V
1.95 V
- 40 C
+ 85 C
AS4C128M32MD2A-18
Reel
Marca: Alliance Memory
Sensibles a la humedad: Yes
Estilo de montaje: SMD/SMT
Tipo de producto: DRAM
Cantidad de empaque de fábrica: 2000
Subcategoría: Memory & Data Storage
Corriente de suministro - Máx.: 130 mA
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla de verificación
Seleccione al menos una de las casillas de verificación anteriores para mostrar productos similares en esta categoría.
Atributos seleccionados: 0

CAHTS:
8542320020
USHTS:
8542320036
MXHTS:
8542320201
ECCN:
EAR99

Low-Power DDR2 SDRAM

Alliance Memory Low-Power DDR2 SDRAM are high-speed CMOS and dynamic-access memory internally configured as an 8-bank device. These DDR2 SDRAM feature 4-bit pre-fetch DDR architecture, programmable READ and WRITE latencies, auto Temperature Compensated Self Refresh (TCSR), and clock stop capability. The DDR2 SDRAM reduces the number of input pins in the system by using a double data rate architecture on the Command/Address (CA) bus. This CA bus transmits address, command, and bank information. These DDR2 SDRAM can achieve high-speed operation by using a double data rate architecture on the DQ (bidirectional/differential data bus) pins.